This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02675782

Image available

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

63-292682 [JP 63292682 A]

PUBLISHED:

November 29, 1988 (19881129)

INVENTOR(s): SHIMIZU NOBUHIRO

INOUE SHIGETO

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-128728 [JP 87128728]

FILED:

May 26, 1987 (19870526)

[4] H01L-029/78; H01L-027/12

INTL CLASS:

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R097 (ELECTRONIC MATERIALS

-- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 733, Vol. 13, No. 123, Pg. 112, March

27, 1989 (19890327)

ABSTRACT

PURPOSE: To improve the contact between a source region and a drain region and to improve the characteristics of a TFT, when the source and drain regions are annealed with a beam and the resistances of the regions are made low, by making the temperature of the regions higher than other parts, and selectively performing the annealing.

CONSTITUTION: For an insulating substrate 1, glass without alkali is used. As a semiconductor film 2, amorphous silicon is deposited. Then, a semiconductor film 2 is annealed with an energy beam 3. As a result, the semiconductor film 2 is crystallized, and a recrystallized semiconductor film 21 is formed. Then, a low resistance semiconductor film 4 and a high melting point metal film 5 are deposited. Only a source region 6 and a drain region 7 are made to remain, and etching is performed. Then, the source region 6 and the drain region 7 are annealed. Absorption only at the source region 6 and the drain region 7 can be made large owing to the temperature distribution at the high melting point metal film 5 at the time of annealing. Therefore, fusing can be selectively performed. The source drain can be sufficiently activated. A reflecting film or a and the reflection preventing film is deposited in addition to the high melting point metal film 5, and the selective annealing can be performed. In this way, the source and drain regions are combined with the high melting point metal film, the reflection preventing film and reflecting film, and therefore the efficient activation becomes possible.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

007753102

Image available

WPI Acc No: 1989-018214/198903

Prodn. of high-speed thin-film transistor - by depositing amorphous or polycrystalline semiconductor film on insulator substrate and annealing

NoAbstract Dwg 1/5

Patent Assignee: SEIKO DENSHI KOGYO KK (DASE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 63292682 A 19881129 JP 87128728 A 19870526 198903 B

Priority Applications (No Type Date): JP 87128728 A 19870526

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63292682 A 15

Title Terms: PRODUCE; HIGH; SPEED; THIN; FILM; TRANSISTOR; DEPOSIT;

AMORPHOUS; POLYCRYSTALLINE; SEMICONDUCTOR; FILM; INSULATE;

SUBSTRATE; ANNEAL; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: CPI; EPI

19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-292682

௵Int.Cl.⁴

識別記号

庁内整理番号

母公開 昭和63年(1988)11月29日

H 01 L 29/78 27/12

3 1 1 Y -8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全5頁)

60発明の名称

薄膜半導体装置の製造方法

②特 顧 昭62-128728

四出 願 昭62(1987)5月26日

⑩発 明 者 清 水

信 宏 東京都

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の発明者 井上

成人

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

⑪出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

00代理人 弁理士最上 務 外1名

明 相 都

1、発明の名称

薄膜半導体装置の製造方法

2. 特許請求の範囲

(1)次の(3)~(1)からなる薄膜半導体装置の製造方法。 (3)絶縁基板上に、非晶質または多結晶の半導体 膜を堆積した後、エネルギービームで削配半導体 膜をアニールして、再結晶半導体膜にする工程。

(回)的記再結晶半導体膜上に、比抵抗 1 ♀ cm 以下の低抵抗半導体膜とエネルギービームに対して吸収の大きい高融点金属膜とを堆積し、ソース領域とドレイン領域とを残して働をエッチングした後、エネルギービームにより、前記ソース領域とドレイン領域の低抵抗半導体膜をアニールすることで、さらに低抵抗化し、ソース領域とドレイン領域のコンタクトを改善する工程。

(c)素子を分離するために、前紀再結晶半導体膜 を島状にエッチングした後、全面にゲート掲縁膜 を堆積する工程。 (4)前記ソース領域とドレイン領域に、エッチングによりコンタクトホールを形成して、ゲート電極、ソース電極、ドレイン電極を製作する工程。 (2)前記高融点金属膜の替わりに反射防止膜を解記ソース領域とドレイン領域に堆積する工程か、反射膜を前記ソース領域とドレイン領域以外に堆積する工程のうち、少なくともどちらか一方の工程を行う特許請求の範囲第1項記載の薄膜半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、組縁物上に高速の薄膜トランジスタ (TFT) を製作する方法に関する。

(発明の概要)

本発明は、絶縁物上にTFTをピームアニール して製作する工程において、ソースとドレイン領域をピームアニールして低極抗化する際に、ソースとドレイン領域を他の部分よりも高温になるようにして、選択的にアニールし、ソースとドレイ ン領域のコンタクトを改善し、TFTの特性を向上させる。

(従来の技術)

従来のソースとドレイン領域のビームアニール 時の温度分布を第2図(a)。(b)に示す。低抵抗半導 体膜4をエネルギービーム3で活性化する工程で、 ソース領域6とドレイン領域7は、エネルギービ ーム3に対して、他の部分よりも吸収が大きくな いため、第2図(b)に示すようにソース領域6とド レイン領域7のみ選択的に高温にすることができ なかった。

(発明が解決しようとする問題点)

ソースとドレイン領域のコンタクトが不十分で、 TFTのリーク電流が大きく、ソースとドレイン の耐圧も低く、特性が良くなかった。

[間顧点を解決するための手段]

本発明は第1、4、5 図に示すように、エネルギーピーム3 に対して、ソース領域6 とドレイン領域7 の吸収を他の部分よりも大きくして、選択的にアニールできるようにした。

- 3 -

で堆積する方法について説明する。堆積温度は室 温から約 400での間に設定し、原料ガスは、主に シラン (SiRa) やジシラン(SizEa) 、またはジボ ラン (BaBa) を5ppm以下ドーピングしたガスを使 用する。腰厚は 500人から4000人の間に設定する が、ここでは2700人にする。

次に半球体膜2をエネルギービーム3でアニールする例について説明する。アニール方法にはをリーザや電子ビームまたはランプやヒータなどを用いた多数のエネルギー変もるが、ここではArレーザを使用してアニールする方法を設したa-Si は をしたっかった。 膜中に水素がスが含まれているため、このの再結晶では できる。アレアニールを行うことで後述アニールを行うことでのでは表がスが約500で以上ででまる。ことが知られており、この選定以上でである。ことが知られており、この選定以上でである。ことが知られており、この選定以上でである。ことが知られており、この選定以上である。

(作用)

第3図(a)。(b)に示すように、ソース領域6とドレイン領域7をエネルギーピーム3に対して、吸収を大きくすることで、ピームアニール時の温度分布が、第3図(b)のように、ソース領域6とドレイン領域7のみ溶酸させて、アニールすることができる。

(実施例)

以下図面によって本発明を説明する。第1図(a) ~ (d) は、本発明の第1実施例の工程を説明する。第1図(a) は純緑杏板 上に半かめの歌園図である。第1図(a) は純緑杏板 上に半かする工程である。 抱緑春板 1の例 として は、不 では、 550 での アルカリ が ラスを 独縁 を こった は いからの 不 純 物 を からの 不 純 物 を 防止した もの などがある。 こって は、 550 での プロセスが使用 可能な 無 アルカリガラスを 使用する。 次 に 半 尋 体膜 2 の 例 は、 ア カラスを 使用する。 次 に 半 尋 体膜 2 の 例 は、 ア カラスを 使用する。 次 に 半 尋 体膜 2 の 例 は、 ア ナルファスシリコン (a-Si) を プラズマ C V D 法

- 4 -

でArレーザのエネルギービーム3を走査させて行うことができる。また窒素雰囲気で 550 で、1時間行っても良い。続いて再結晶アニールを行う。前記プレアニールと同様に、真空中または窒素または不活性ガス雰囲気中でArレーザを使って、水素を除去したa-51が溶融するエネルギー密度でエネルギービーム3を走査させる。この結果、半導体膜2は結晶化して再結晶半導体膜21となる。

第1図IDIDは、海結晶半導体膜21上に比抵抗1Qcm以下の低抵抗半導体膜4と高融点金属膜5を堆積して、ソース領域6とドレイン領域7のみを残し、他の低抵抗半導体膜4と高融点金属膜5をエッチングした後、ビームアニールにより活性化する工程である。低抵抗半導体膜4の例は、NチャネルTFTを製作する場合には、N型不純物を添加する。ここではNチャネルTFTについて説明する。堆積方法は、各種CVD法、スパッタ法などがあるが、プラズマCVD法で N° a-Siを堆積する方法について説明する。堆

租温度は室温から約 400℃の間で、原料ガスは SiB.に 0.1%から1%のホスフィン(PHs) を添加 して、0.02μο から 0.1μο の間で堆積する。ま た P'a-Siの場合には、Sillaにジボラン(Balla) などを添加して堆積する。さらに高融点金属膜 5 の例は、材料としては、クロム(Cr), モリブデン (Mo), タングステン(W)などや、前記金属のシ リサイドがある。また堆積方法は、蒸着やスパッ タ法がある。ここではCrをスパッタ法で 300人か ら1000人の間で堆積する。次に高融点金属膜5と 低抵抗半避休膜 4 をソース領域 6 とドレイン領域 1のみ残してエッチングする。次にエネルギービ ーム3により、ソース餌域6とドレイン領域7を アニールする。アニール方法は、前述したように 多数の方法があるが、ここでは前記の方法と同様 にArレーザを使って行う。アニール時の温度分布 は第3図に示すように、斉融点金属膜5によりソ ース領域6とドレイン領域7のみ吸収を大きくす ることができるため、選択的に溶融ができる。そ の結果ソース、ドレインの十分な活性化が可能と

- 7 -

ート電極10. ソース電極11. ドレイン電極12を形成する工程である。コンタクトホールは、フォトリン技術でウェットエッチングを行うことにより、容易に形成できる。各電極は、堆積方法としてスパッタ法や悪着法があり、材料も A ℓ. No. Wや A ℓ − Si, No − Si, W − Siなどのシリサイドがある。一例としては、マグネトロンスパッタ法で A ℓ − Siを 0.5 μm から 1 μm で堆積する。堆積後、フォトリン技術でパターニングして、ゲート電極 10、ソース電極11、ドレイン電極12を形成する。

第4図は、本発明の第2の実施例を示す断面図である。工程は第1図回に該当し、ソース領域6とドレイン領域7上に反射防止膜51を堆積し、エネルギービーム3でアニールする。この時、第3図に示すような温度分布が得られ、選択的なアニールが可能である。反射防止膜51の例は、SiOェや SiNェ などを各種C V D装置で堆積可能である。またパターニングもフォトリン技術により容易にできる。

第5団は、本発明の第3の実施例を示す断面図

なる。またソース領域6とドレイン領域7が熔融 しなくても、チャネル領域8に比べて高温になる ため、選択的な活性化が可能である。

第1図(a)は、フォトリン技術により、再結晶半導体限21をエッチングして業子分離を行い、ゲート地縁膜9を堆積する工程である。エッチング方法は、地縁基板1と十分な選択比があれば、ドライでもウェットでも良い。ここでは4フッ化メタン(CF4)と酸素(0x)との混合がスによるプラズマエッチングで可能である。ゲート地縁膜9は、各種CVD法、スパッタ法などで、酸化シリコン酸(SiNx)などが増積できる。ここでは510xをブラズマCVD法で堆積する方法を説明する。堆積温度は窒温から300℃の間で、原料ガスは、SiR4とNx0を主に使う。膜厚は500人から3000人の間で堆積する。堆積後、窒素雰囲気中で500℃以上で30分以上のアニールを行い膜質の向上を行う。

第1図切は、ソース領域6とドレイン領域7に コンタクトホールをフォトリン技術で形成し、ゲ

- 8 -

である。工程は第1図向に該当し、反射膜52をソース領域6とドレイン領域7以外に堆積し、エネルギーピーム3でアニールする。この時第3図に示すような温度分布が得られ、選択的なアニールが可能である。反射膜52の例は反射防止膜51と同様の膜が使え、膜厚を変えることで容易に反射膜となる。アニール後反射膜52はエッチングにより除去する。

上記第1~第3実施例は、2つ以上の組合わせが可能で、高融点金属膜5,反射防止膜51. 反射膜52とを組合わせて堆積することにより、さらに効率的なアニールが可能となる。

〔発明の効果〕

本発明は、ソース領域、ドレイン領域をエネルギーピームで活性化する際に、高融点金属膜、反射防止膜、反射膜を組合わせることで、効率的な 活性化が可能となる。

4. 図面の簡単な説明

第1図(a)~(d)は本発明の第1実施例を説明する

ための断層図である。第2図は従来のビームアニール時の温度分布を示す説明図であり、第3図は本発明のビームアニール時の温度分布を示す説明図であり、第3図は本発明のビームアニール時の温度分布を示す説明図である。第4図、第5図は本発明の第2、第3の実施例を説明するための断面図である。

1・・・ 地縁基板

2・・・半導体膜

3・・・エネルギービーム

4 · · · 低抵抗半導体膜

5・・・高融点金属膜

9・・・ゲート絶縁膜

21・・・再結晶半導体膜


51・・・反射防止膜


52 · · · 反射膜

以上


出題人 セイコー電子工業株式会社 代理人 弁理士 最 上 移(他1名)








従来のビームアニール時の温度分布を示了説明図



3 エネルギード-ム 51 反射76正 機 6 8 7 1

本発明のオ2の実施例9工程の一部を示す断面図 第 4 図



本発明の中2の実施例の工程の一部を示す町面図 第 5 図